Diapositivas Tema 5 (2013)

Apunte Español
Universidad Universidad Politécnica de Cataluña (UPC)
Grado Ingeniería de Sistemas de Telecomunicación - 2º curso
Asignatura Diseño Digital
Año del apunte 2013
Páginas 14
Fecha de subida 12/11/2014
Descargas 1
Subido por

Vista previa del texto

Disseny Digital 1.2 Circuits Digitals CMOS T1 - 3 Sota l'abstracció digital Característiques dels circuits digitals Les funcions lògiques s'implementen amb circuits electrònics digitals, que treballen en commutació entre dos valors de tensió ben diferenciats.
Algunes característiques clau: • Família lògica: amb quins components i VDD configuracions estan fets? • Tensió d'alimentació: quant val VDD? • Nivells lògics: quina relació hi ha entre els ID valors '0' i '1' i les tensions del circuit? Vi Vo • Retards: quan triga el circuit a respondre a un canvi en les seves entrades? • Consums: quanta potència VDDID extreu el circuit de la font que l'alimenta? • Connectabilitat: com connectar aquests circuits entre si i amb altres? Ens centrarem en la família lògica CMOS, que domina el mercat actual.
Disseny Digital 1.2 Circuits Digitals CMOS T1 - 4 Sota l'abstracció digital Característiques dels circuits digitals Corba de transferència i nivells lògics: VDD Vi Vo Vo VOH '1' VOH  Vo V 0 i VOL  Vo V V i "Regeneració" de la informació en travessar la porta lògica DD '0' VOL '0' '1' VDD Vi Disseny Digital 1.2 Circuits Digitals CMOS T1 - 5 Sota l'abstracció digital Característiques dels circuits digitals Retards de propagació: VDD Vi ID 50% Vi Vo Vo 50% VOL t tPLH Consums estàtics: tPHL Consum dinàmic: PDH  VDD I D V 0 PDin i PDL  VDD I D V V i Disseny Digital t VOH 1   VDD (t ) I D (t )dt TT DD Quan apliquem a l'entrada Vi un tren de polsos 0-VDD de període T.
1.2 Circuits Digitals CMOS T1 - 6 El transistor MOS Estructura i símbol d'un transistor NMOS Estructura física: Símbol circuital per Vsubstrat=0: porta de polisilici n++ contacte de D/S porta (G) contacte de S/D difusió n+ de S/D W n+ sortidor (S) drenador (D) n+ L p SiO2 de porta (aïllant) substrat (Si) contacte de substrat • Drenador = terminal simètric que està a la tensió més alta.
• Àrea de la porta = WL.
• Dimensions molt petites, p.e.
actualment L  30 nm.
Disseny Digital 1.2 Circuits Digitals CMOS T1 - 7 El transistor MOS Funcionament en estàtica d'un NMOS + G I G • IG = 0 • ID = f(VDS,VGS) • MOS ~ Interruptor entre drenador i VGS - ID S - D VDS sortidor governat per VGS (i VDS) + VGS = tensió de control.
VTN = tensió llindar = límit conducció / no conducció: zona d’inversió (canal n) VGS > VTN VGS < VTN VDS 0 n+ VDS 0 n+ VDS 0 ID n+ VDS 0 n+ p ID p NMOS on (ID>0 si VDS>0) NMOS off (ID=0) Disseny Digital 1.2 Circuits Digitals CMOS T1 - 8 El transistor MOS Funcionament en estàtica d'un NMOS si VGSVTN 0 ID = K [(VGS- VTN) VDS - V2DS/2] si VGS>VTN i VDS VGS -VTN (òhmica) K (VGS - VTN)2 /2 + (off) si VGS>VTN i VDS VGS -VTN (saturació) VGS - ID VDS + VTN < VGS1 < ... < VGS4 VDS = VGS - VTN VGS4 ID òhmica () saturació (SAT) VGS3 VTN > 0 VGS4 = VDD • ID  K = K' (W / L) • ID > 0  VDS > 0 VGS2 VGS1 VDS VGS< VTN tall (off) K' = valor tecnològic Disseny Digital 1.2 Circuits Digitals CMOS T1 - 9 El transistor MOS Funcionament en estàtica d'un NMOS Exercici: Considera l'inversor ‘RNMOS’ següent a) Calcula els nivells lògics VDD VOH =VO|Vi=0 i VOL= VO|Vi=VDD.
RL Vo b) Calcula els consums estàtics PDH =PD|Vi=0 i PDL= PD|Vi=VDD.
Vi c) Dibuixa la corba de transferència VO(Vi).
Quin efecte sobre les prestacions d’aquest inversor tindria variar el valor de RL i/o les mides W/L del transistor? Dades: VDD= 5V, VTN=1V, RL=100k, K=40 A/V2.
Disseny Digital 1.2 Circuits Digitals CMOS T1 - 10 El transistor MOS Lògica de relació NMOS Abans d’intentar respondre a res cal mirar-se el circuit i ...
I) Identificar G, D, S, VGS, VDS i sentit d’ID: VDD RL D Vi G S ID Vo Vi = VGS Vo = VDS II) Obtenir relacions fixades pel circuit: KVL -> VDD = Vo+ RLID -> Vo = VDD - RLID ID és funció de l’estat de l’NMOS (p.e.
ID>0 només quan Vi = VGS>VTN).
Disseny Digital 1.2 Circuits Digitals CMOS T1 - 11 El transistor MOS Funcionament en estàtica d'un NMOS a) Càlcul de VOH=VO|Vi=0 i VOL= VO|Vi=VDD.
VDD Quan Vi = 0  VGS= 0 < VTN = 1V  NMOS OFF  ID= 0 ID RL Aleshores, VOH = [VDD – RLID]Vi=0 = VDD = 5V Vo Vi Quan Vi = VDD  VGS= VDD > VTN  NMOS ON  ID> 0 Hipòtesi correcta: NMOS en òhmica, aleshores VOL = VDD – RLK[(VDD- VTN) VOL - V2OL/2] Vi = VGS Vo = VDS 2V2OL - 17VOL + 5 = 0  VOL = 0,3V Vo = VDD - RLID Dades: VDD= 5V, RL= 100 k, K = 40 A/V2, VTN= 1V.
Disseny Digital b) Càlcul de PDH=PD|Vi=0 i PDL= PD|Vi=VDD.
Quan Vi=0  NMOS OFF  ID=0  PDH = [VDDID]Vi=0 = 0 Quan Vi=VDD  NMOS ON  ID>0 i Vo=VOL  PDL = [VDDID]Vi=VDD = VDD(VDD-VOL)/RL = 230 W 1.2 Circuits Digitals CMOS T1 - 12 El transistor MOS Funcionament en estàtica d'un NMOS c) Corba de transferència Vo(Vi) i disseny.
VDD RL ID Vo Vo 5V NMOS off Vi = VT Vi NMOS VO = Vi - VTN saturat - VOH = VDD - PDH = 0 Vi = VGS Vo = VDS NMOS en òhmica Vo = VDD - RLID 0,3V Dades: VDD= 5V, RL= 100 k, K = 40 A/V2, VTN= 1V.
1V 5V - VOL> 0 - PDL> 0 Vi Quan Vi = VDD ID > 0 i VOL= VDD– RLID > 0 VOL fent RL↑ o fent K↑ (p.e. fent W↑ o L).
Disseny Digital 1.2 Circuits Digitals CMOS T1 - 13 El transistor MOS Interruptor lògic NMOS Volem un interruptor lògic ideal: VO=Vi Vi VC=VDD VO Vi VC Vi VO=HZ VC=0 Provem amb un NMOS: VC Vi I) Quan VC= 0  NMOS OFF  VO = HZ II) Quan VC= VDD, Vi = 0 i ID= 0  VO= 0 VO III) Quan VC= Vi = VDD i ID= 0  VO= VDD-VTN ID • Vi pot ser 0 o VDD.
• Càrrega a la sortida capacitiva, per tant en estàtica ID = 0.
Disseny Digital On per VC = VDD - Passa bé els zeros - Passa malament els uns 1.2 Circuits Digitals CMOS El transistor MOS Interruptor lògic PMOS G S(+) p+ D(-) Funcionament del tot contrari al d'un NMOS: p+ n I) Quan VC= VDD  VGS  0  PMOS OFF  VO = HZ VDD VTP < 0 -VDD VDS,VGS  0 PMOS on si VGS  VTP II) Quan VC= 0, Vi = VDD i ID= 0  VO= VDD III) Quan VC= 0, Vi = 0 i ID= 0  VO= -VTP VC On per VC = 0 - Passa bé els uns Vi ID VO - Passa malament els zeros T1 - 14 Disseny Digital 1.2 Circuits Digitals CMOS T1 - 15 Portes lògiques CMOS Inversor CMOS I) Identificar G, D, S, VGS, VDS i el sentit d’ID: VDD S G G VGS = Vi VDS = Vo PMOS: VGS = Vi - VDD VDS = Vo - VDD ID D Vi NMOS: Vo S II) Obtenir relacions fixades pel circuit: KCL -> el corrent ID que travessa NMOS i PMOS és el mateix.
Disseny Digital 1.2 Circuits Digitals CMOS T1 - 16 Portes lògiques CMOS Inversor CMOS III) Obtenir nivells lògics VOH i VOL i consums estàtics: VDD 0 VDD ID ID VDD VOH 0 Vi = 0  NMOS off  ID=0 VOL VDD Vi = VDD  PMOS off  ID=0 VOH = [Vo]Vi=0 = VDD VOL= [Vo]Vi=VDD = 0 PDH = [VDDID]Vi=0 = 0 PDL = [VDDID]Vi=VDD = 0 Igual mentre Vi < VTN Igual mentre Vi > VDD+VTP VOH = VDD VOL = 0 PDH = PDL = 0 Disseny Digital 1.2 Circuits Digitals CMOS T1 - 17 Portes lògiques CMOS Inversor CMOS IV) Corba de transferència: Vo VDD VDD NMOS off VGS = Vi - VDD VDS = Vo - VDD NMOS i PMOS on Vo Vi VGS = Vi VDS = Vo PMOS off VTN Disseny Digital VDD+VTP VDD Vi 1.2 Circuits Digitals CMOS T1 - 18 Portes lògiques CMOS Altres portes CMOS s Idea: els transistors NMOS i PMOS actuen com interruptors contraris quan els governem amb el mateix senyal: s s=0 s=1 Generalització: Realització CMOS d’una funció lògica F qualsevol de n variables: pels zeros pels uns VDD Xarxa PMOS: F PMOS VXi n - ON si F=1 - OFF si F=0 VF F NMOS Xarxa NMOS: - OFF si F=1 - ON si F=0 - Xarxes duals.
- Nivells lògics: VOH= VDD VOL= 0 - Consums estàtics: PDH = PDL= 0 Disseny Digital 1.2 Circuits Digitals CMOS T1 - 19 Portes lògiques CMOS Altres portes CMOS. Exemples VDD VDD VDD VA VB VF VA VB Porta NOR VA F=A+B VB A B VA VB VX VF F VA VA VB VB VDD VA VB A B VA Disseny Digital Porta XOR F=AB VF VB F = (A + B) (A + B) Porta NAND F A B F 1.2 Circuits Digitals CMOS Retards i consums en circuits CMOS Origen del problema Retards i consums són les prestacions clau dels circuits CMOS treballant en commutació.
Origen: no idealitats del circuit, sobre tot les resistències i capacitats paràsites dels transistors i les pistes de connexió. Les dominants acostumen a ser: Capacitats dels pins de sortida.
Capacitats de porta dels MOS.
Resistències de canal dels MOS en conducció.
Introduirem mètodes aproximats per estimar ‘manualment’ retards i consums, encara que calcular-los amb exactitud és sempre complex i precisa d’eines software.
T1 - 20 Disseny Digital 1.2 Circuits Digitals CMOS T1 - 21 Retards i consums en circuits CMOS Origen del problema CgN = capacitat entre porta i substrat, assimilable a un condensador de plaques paral·leles d’àrea WNLN.
CgN G D S n+ Valor funció de l’estat de l’NMOS, que aproximem per, C gn  Cox ( LNWN ) n+ Per un PMOS, p C gp  Cox ( LPWP ) RN = resistència equivalent entre drenador i sortidor, quan l’NMOS està en conducció: RN = dVDS/dID VGS > VTN D S n+ Cox = capacitat per unitat d’àrea de la porta; del fabricant.
Valor funció de l’estat de l’NMOS, que aproximem per, RN  RSN n+ p LN WN Per un PMOS, RP  RSP Disseny Digital LP WP RSN i RSP = resistències de quadre per a cada tipus de transistor; del fabricant.
1.2 Circuits Digitals CMOS T1 - 22 Retards i consums en circuits CMOS Càlcul aproximat de retards Mètode: 1. Identificar les capacitats rellevants del circuit.
2. Per a cada combinació d’entrada, veure per quins transistors es carrega o descarrega cada capacitat.
3. Aproximar el retard de cada càrrega/descàrrega per un producte RC.
4. Obtenir el retard total sumant els retards en l’ordre que es produeixen.
Exemple 1: Inversor CMOS Vi =0 VDD Vi Vo VDD t pLH  RP C L  RSP LP CL WP t pHL  RN C L  RSN LN CL WN Vo CL Vi =VDD Vo 0 Disseny Digital 1.2 Circuits Digitals CMOS T1 - 23 Retards i consums en circuits CMOS Càlcul aproximat de retards Exemple 2: Cadena d’inversors CMOS t pHL  t pLH  t pHL  x P1 Vi N1  RP1C x  RN 2C L  VDD VDD  RSP P2 Vx o LP1 L C x  RSN N 2 C L WP1 WN 2 Vo N2 Cx CL t pLH  t pHL  t pLH  x o  RN 1C x  RP 2C L   RSN C X  Cg  Cg N2 P2 Disseny Digital LN 1 L C x  RSP P 2 C L WN 1 WP 2  Cox (WN 2 LN 2  WP 2 LP 2 ) 1.2 Circuits Digitals CMOS Retards i consums en circuits CMOS Càlcul aproximat de retards Exemple 3: Porta CMOS qualsevol. Podem tenir tants retards diferents com combinacions d’entrada, que serien 8 en aquest cas.
Si suposem tots els NMOS i els PMOS iguals entre si, aleshores els retards de pujada i de baixada mínims i màxims són, VDD VA VB VC VC VF VA VB CL t pLH max t pLH min t pHL max t pHL min  2 RP C L  3 RP C L 2  2 RN C L  2 RN C L 3 T1 - 24 Disseny Digital 1.2 Circuits Digitals CMOS T1 - 25 Retards i consums en circuits CMOS Consum estàtic Consum estàtic no nul per que un transistor MOS no és un interruptor ideal.
Per exemple, encara que estigui en tall, té fuites: • Corrent invers de saturació (unions p-n) VGS < VTN  n+ IDsub n+ • Corrent sots-llindar IDinv p  I Dinv  AJ S e VDS / Vt  1 VDS>0 0 I Dsub  K n W nVt 2 e (VGS VTN ) / nVt L Factors clau: • Nombre de portes • Temperatura (JS, Vt) • Mides del transistor (W, L, A) • Tecnologia (VTN, Kn, n) Disseny Digital 1.2 Circuits Digitals CMOS T1 - 26 Retards i consums en circuits CMOS Consum dinàmic Associat a la càrrega de les capacitats paràsites quan el circuit commuta.
Exemple: Consum • Potència dinàmica consumida ID VoVDD V i=0 VDD quan Vi és un tren de polsos 0-VDD de període T: 1 VDD I D (t )dt  T T V  DD  I D (t )dt  T T V 2  DD C LVDD  CLVDD f T PDin  Vi Vo CL Vo0 Vi=VDD ID • Resultat generalitzable a qualsevol porta lògica CMOS.
Disseny Digital 1.2 Circuits Digitals CMOS T1 - 27 Cèl·lules lògiques programables Tipus de circuits integrats digitals CIs digitals CIs estàndard CIs específics Semi-custom Programables SSI / MSI PLDs EPROM, E2PROM Flash CPLDs  FPGAs Disseny Digital Ps / Cs Full custom Gate arrays Sea of gates  Standard Cells Microprocessadors Microcontroladors  RAM, ROM  DSPs 1.2 Circuits Digitals CMOS T1 - 28 Cèl·lules lògiques programables Memòries DRAM i SRAM Idea: Utilitzar les capacitats paràsites per emmagatzemar bits en poc espai.
Volàtils: Les fuites del circuit fan que les capacitats es descarreguin (i la informació es perdi) quan es retira l'alimentació.
Vi/o Vi/o Cx Cèl·lula DRAM: Petita, però necessita ser reescrita (refresc) sovint per no perdre la informació.
VDD Vy Cy VDD Vx Cx Cèl·lula SRAM: Molt més gran, però gràcies al llaç de realimentació manté la informació mentre no es desconnecti l'alimentació.
Disseny Digital 1.2 Circuits Digitals CMOS T1 - 29 Cèl·lules lògiques programables EPROM / E2PROM / Flash No Volàtils: La informació no es perd, encara que es retiri l'alimentació.
Programació: VGS >>VDD Resultat: electrons travessen l’òxid i queden atrapats a la porta flotant.
Transistor sense programar VGS= 0 Transistor programat 0  VGS  VDD VGS= VDD VDS Esborrat: -VGS >>VDD (E2PROM / Flash) o bé llum UV (EPROM) Resultat: electrons abandonen la porta flotant i tornen al silici.
Disseny Digital No hi ha canal (NMOS off) VDS VDS Hi ha canal (NMOS on) No hi ha canal (NMOS sempre off) 1.2 Circuits Digitals CMOS T1 - 30 Cèl·lules lògiques programables Estils de síntesi de funcions lògiques Síntesi en SdP (tecnologia EPROM / E2PROM/ Flash) A B F 0 0 1 1 0 1 1 0 0 1 0 1 Síntesi en LUT -Look Up Table(tecnologia SRAM) A·B A·B 0 F 1 F 1 '0' A B 0 Esquema simplificat F A B Bits emmagatzemats en cèl·lules SRAM A B ...