DGD-Memòria2 (2015)

Pràctica Catalán
Universidad Universidad Politécnica de Cataluña (UPC)
Grado Ingeniería Telemática - 2º curso
Asignatura DGD Diseño Digital
Año del apunte 2015
Páginas 13
Fecha de subida 20/03/2016
Descargas 38
Subido por

Vista previa del texto

Memòria 2 - PPAL Sistema Seqüencial Un sistema seqüencial que permetrà visualitzar a la placa DE2, els operands i la seva multiplicació.
Sundus Ishaque, Sergi Novella 11/28/2015 Sundus Ishaque, Sergi Novella Memoria 2 Introducció Aquest projecte consisteix en dissenyar un sistema seqüencial que l‟anomenarem PPAL. L‟objectiu principal d‟aixó és, fer una multiplicació de dos operands i visualitzar-ho a la placa DE2, tant els operands com el resultat, Dissenyarem PPAL amb mòduls combinacionals i seqüencials que seguiran una jeràrquia, és a dir, alguns mòduls estaran controlats per altres (alguns tenen més importancia que altres).
Funcionament : Per tal d‟aconseguir l‟objectiu, hem seguit unes pautes que ens ajudaran a dissenyar nostre multiplicador. Pautes a seguir:     Fins que no prem la tecla „*‟, tots els leds de 7segments estiguin encesos i no es pugui escriure.
Un cop donat la tecla „*‟, podrem introduir les tecles decimals, que el sistema guardarà i mostrarà en dos 7segments les dues últimes xifres.
D‟aquesta maneraque si introduim „*‟,‟1‟,‟5‟,‟2‟,‟3‟ veurem „3‟ i „2‟.
No podrem veure el resultat de la multiplicació fins que no prem „#‟.
Tinrem els LEDs verds encenent, fins quan puguin introduir operands des de teclat, altrament tindrem LEDs vermells encenent.
Estructura del disseny Un cop tenim clar el funcionament parlarem de l‟estructura que tindrà del nostre disseny.
Per aconseguir els nostres objectius haurem de dividir aquest projecte en dues etapes: Primera etapa: en aquesta etapa dissenyarem PPAL, que obté els operands i fa l‟operació (multiplicació).
Segona etapa : l‟objectiu d‟aquesta segona etapa és visualitzar el funcionament de PPAL a la placa DE2. Per tant afagirem alguns mòduls per tal poder veure el funcionemant del nostres disseny i l‟anomenarem CCAL.
Sundus Ishaque, Sergi Novella Memoria 2 Disseny de la primera erapa : Aquesta és l‟estructura que tindrà el nostre PPAL.
PPAL com senyals d‟entrades té, nkey, keycode[ ] que ve d‟un circuit síncron, clk (síncron) i nrst (asíncron).
A continuació veurem quin paper jugan els differents mòduls de PPAL.
KEYGROUP : és un sistema combinacional que té dues entrades i tres sortides.
Nkey és l‟entrada d‟un bit, que indica si s‟ha premut una tecla. En el cas afirmatiu tindrem nkey=0 i altrement tindrem nkey=1.
Keycode[ ]: entrada de 4 bits de bus, que indica quina és la tecla permuda.
Els valors de keycode entre “0000” a “1101” corresponen a les tecles que van de “ 0 a D”, el valor “1110” va referència a l‟esterisc “*” i “1111” a coixinet “#”.
Bcd, ast i coi : sortides de keygroup que indiquen quin teclat està activat.
És a dir, si tenim a l‟entrada valors de keycode que van de “0000 a 1001” tindrem bcd=1 i ast=coi=0. I si tenim a l‟entrada “1110” que representa en nostre cas asterisc tindrem només la sortida ast activada (ast=1), i si tenim a l‟entrada “1111” que fa referència a un coixinet tindrem coi=1. I altrament tindrem a la sortida 0, és a dir, per a valors d‟entrada “A,B,C,D” tindrem totes les sotides desactivades.
Sundus Ishaque, Sergi Novella Memoria 2 Obtenim les següents espressions un cop fet la taula de veritat i la seva simplificació fent mapa de karnaugh.
Bcd = Coi = Ast= ̅̅̅̅̅̅̅ Apartir d‟aquestes equacions fem el logigrama de keygroup Sundus Ishaque, Sergi Novella Memoria 2 Per comprobar que funciona com hem indicat abans, farem la simulació del keygroup.
Podem veure que quan tenim nkey=1 i per qualsevol valor de KC totes les sortides tindrem desactivades(amb un cert retard), ja que indica que no tenim tecles permudes. (circles de color negre) Quan tenim valors de KC entre „0‟ i „9‟ i nkey=0 tenim el senyal de sortida, bcd, activat. (quadrats de color groc) Quan tenim KC=E, és a dir, en binari “1110”, tenm ast=0. (circles de color vermell) I en final, per KC=F,és a dir “1111”, tenim coi=0 (circles de color verd) I efectivament, amb aquesta simulació obtenim els resultats desitjables.
Sundus Ishaque, Sergi Novella Memoria 2 REGS : és un mòdul seqüencial síncron, és a dir, es carregarà i memoritzarà els operands de la multiplicació quan hagui un flanc de pujada de clock i altrament es quedarà en memòria.
Per fer aquest mòdul necessitarem 2 registres de 4 bits encadenats ja que tenim dos operands.
Aquest mòduls té 4 entrades: keycode (ja vist anteriorment), clk, intro i nrst.
Quan tinguim intro=‟1‟ i clk=1, tindrem a la sortida de primer registre, opA[3..0] el valor de keycode[3..0] i aquest valor arribarà a la sortida de segon registre al següent flan de pujada.
I altrament, és a dir, clk=0 o intro=0, el nostre els nostres registres es quedaren en memòria.
Aquí tenim el nostre esquematic de mòdul regs i la seva simulació: Com que tenim inicialment reset activat (nrset=0), per tant inicialment tenim els valors de operands a zero.
En el primer flanc de rellogte no s‟actualitza el valor de opA ja que encara tenim nrst activat (marcat en blau).
Sundus Ishaque, Sergi Novella Memoria 2 Quan tenim segon flanc de pujada de rellotge, és quan actualitza el valor de opA i el valor de opB de al tercer flanc, ja que la sortida de primer registre és l‟entrada del segon. (marcat en vermell i taronja) En final de la simulació tenim el intro desactivat (intro=0) i es pot observar que al següent flanc de rellotge no s‟actualitza el valor de opA ni de opB, sinó es queden en la memòria. (rectangle de color groc) AperB : és un mòdul combinacional, que fa la funció de la multiplicació. Té dues entrades de 4 bits, OpA[3..0] i OpB[3..0], i una sortida de 8 bits AxB[7..0]=OpA[3..0] x OpB[3..0], expressats en bcd.
Per dissenyar aquest mòdul, utilitzarem el multiplicador del projecte anterior amb un lleuger canvi per poder obtenir el resultat en bcd, connectarem a la sortida un mòdul convertidor de binari a bcd.
A continuació tenim el disseny de AperB.
Com que els nostres operands són de 4 bits, primer de tot els convertirem a 8 bits per poder adoptar el circut de multiplicació del projecte anterior (marcat en groc).
La sortida del multiplicador és de 16 bits del quals només necessitem els 8 bits de menys pes. Aquesta sortida es connectarà al convertidor de binari a bcd, i d‟aquesta manera obtindrem el resultat en bcd.
Sundus Ishaque, Sergi Novella Memoria 2 Mirarem per sobre el convertidor de binari a bcd, ja que es podia utilizar el mòdul de projecte anterior, perquè fer aixó no es l‟objectiu d‟aquest projecte.
Sundus Ishaque, Sergi Novella Memoria 2 Ara cal comprovar el funcionament del AperB.
El senyal de la sortida Z representa el resultat de la multiplicació de A per B ( Z=AxB), Z= 0x1= 0, Z=1x2= 2, Z=2x3=6… Z=8x9=72 per tant,podem dir que el funcionament d‟aquest mòdul és correcte ja que compleix totes les condicions que nosaltres voliem per aquest mòdul.
Sundus Ishaque, Sergi Novella Memoria 2 SEL : és un bloc combinacional que fa la funció de habilitar la visualització del resultat.
Aquest mòdul té dues entrades “show” ( d‟un bit) i “AxB” (un bus de 8 bits), I una sortida “res” que també és un bus de 8 bits.
Funcionament d‟aquest mòdul és molt simple, quan tinguem show=‟1‟ a la sortida visualitzarem el valor de la multiplicació, és a dir, res[ ]= AxB[ ]. I quan tinguem show=‟0‟ no visualitzarem res, és a dir tidrem els leds apagats.
Un cop tenim clar el funcionament del sel, crearem el seu logigrame.
Sundus Ishaque, Sergi Novella Memoria 2 Un cop fet la simulació, comprovem si funciona, tal com voliem o no. Els cas més important és quan show està desactivat. Per tant, quan tenim show=‟0‟, podem observar que a la sortida res tenim -1, que aixó indica no visualització de resultat a la sortida res, els leds de 7s estaran apagats. (quadrats de color groc) I altrement, show=‟1‟, tenim el valor de la multiplicació a la sortida res, és el que veurem a 7s.
CONTROL : és una màquina d‟estats síncrona que governa els mòduls anteriors de manera que PPAL funcioni tal com vam comentar anteriorment.
Aquest mòdul té 5 entrades; bcd, ast, coi, clk i nrst. I 2 sortides; show I intro.
Sundus Ishaque, Sergi Novella Memoria 2 En aquesta màquina només tenim dos estats: estat show I estat intro.
Quan tingem nrst activat, anirem al estat show independentment de flanc de rellotge ja que reset és un senyal asínron i mana més que rellotge. (marcat en color groc) En altre cas quan tinguem nrset desactivat i flanc de rellotge mirarem quines són les entrades i a quin estat ens a porten.
Si estem al estat show i tinguem asterics activat anirem al estat intro i si estem al estat intro i coixinet estigui activat anirem al estat show.
La sortida intro activarà quan estiguem al estat intro i bcd=1 i altrament estarà desactivada (marcat en color verd) i la sortida show estarà activada quan estiguem al estat show independentment de valor de les entrades. (marcat en color vermell) Com que ja hem vist tots els mòduls i verificació del funionament per separat, ara toca connectar tots els mòduls entre ells, tal com vam veure en principi i compropar si funciona correctament o no. Per tant aquí tenim el nostre PPAL.
Sundus Ishaque, Sergi Novella Memoria 2 ...

Comprar Previsualizar