Ejercicio Resuelto 1 (2013)

Ejercicio Español
Universidad Universidad Politécnica de Cataluña (UPC)
Grado Ingeniería de Sistemas de Telecomunicación - 2º curso
Asignatura Diseño Digital
Año del apunte 2013
Páginas 2
Fecha de subida 12/11/2014
Descargas 4
Subido por

Vista previa del texto

4.28 Considereu el circuit següent, format per components seqüencials i combinacionals estàndard i la màquina d’estats nske, descrita per la TdV de la dreta.
z1 CLR z2 CE comptador 3 comparador a z1 3 LD registre b 3 D Q a>b DIN DOUT x1,x0 00 01 11 10 z2,z1,z0 state z2 z1 x1 x0 2 nske z0 s0 s1 s2 s0 s0 s1 s1 s2 s0 s0 s2 s2 s0 s0 s2 001 010 100 state+ Considereu primer la màquina d’estats nske. Es demana, a) Dibuixeu el seu diagrama d’estats.
b) Ompliu les línies state i z del cronograma donat.
c) Raoneu si el circuit que es sintetitzaria a partir d’aquesta descripció estaria lliure o no d’estats espuris. Si la resposta és afirmativa, modifiqueu la descripció per tal d’evitar-ne els efectes.
Considereu ara el circuit complet, on nske és un component més. Es demana, d) Ompliu les línies a, b i DOUT del cronograma donat.
e) Expliqueu alguna possible utilitat d’aquest circuit.
clk x1x0 11 10 00 01 state S0 z2z 1z0 DIN a b DOUT 011 101 111 010 Solució a) És una màquina d’estats tipus Moore amb 3 estats , 2 entrades i 3 sortides. El seu diagrama d’estats es mostra a la figura de la dreta.
0x x 1x 0 S0/001 x1 x0 M clk b) Veure cronograma al final.
z2z1z0 1x z2 z1 z0 x1 S1/010 x0 nrst x1 S2/100 x0 c) Com que el nombre d’estats inclosos en les descripcions no és una potència de 2, es poden generar estats espuris. Per exemple, si es fes síntesi mínima, s’utilitzarien dos biestables i quedaria una combinació lliure, que podria convertir-se en un estat espuri.
Per evitar problemes com aquest, caldria incorporar l’estat espuri a la descripció de la màquina. Per exemple, es podria convertir aquest estat espuri en un estat equivalent al S0.
d) El cronograma demanat és, clk x1x0 11 state S0 10 00 S1 z2z1z0 001 010 DIN 011 a XXX b XXX DOUT S2 S0 100 001 101 000 001 010 01 111 011 100 101 110 010 111 000 001 010 011 X e) Mentre dura l’estat S2, el circuit treballa com un monostable: genera un pols de durada igual al contingut del registre+1 (4 en el cronograma) cada 8 períodes de rellotge. Els estats S0 i S1 es poden veure com de repòs i de càrrega d’un nou valor al registre i inicialització del comptador respectivament.
...