Examen Parcial Maig 2011 (2014)

Apunte Catalán
Universidad Universidad Politécnica de Cataluña (UPC)
Grado Ingeniería de Sistemas de Telecomunicación - 2º curso
Asignatura Disseny Digital
Año del apunte 2014
Páginas 3
Fecha de subida 08/04/2015
Descargas 0
Subido por

Vista previa del texto

Disseny Digital 2on control de teoria - 17 de maig de 2011 Considereu el circuit següent, format per components seqüencials i combinacionals estàndard i la màquina d’estats nske, descrita per la TdV de la dreta.
z1 CLR z2 CE comptador 3 comparador a z1 3 LD registre b 3 D Q a>b DIN DOUT x1,x0 00 01 11 10 z2,z1,z0 state z2 z1 x1 x0 2 nske z0 s0 s0 s1 s1 s2 s0 s0 s2 s2 s0 s0 s2 s0 s1 s2 001 010 100 state+ Considereu primer la màquina d’estats nske. Es demana, a) Dibuixeu el seu diagrama d’estats.
b) Sintetitzeu-la en forma one-hot. Utilitzeu biestables sense preset asíncron.
c) Empleneu les línies state i z del cronograma donat.
Considereu ara el circuit complet, on nske és un component més. Es demana, d) Empleneu les línies a, b i DOUT del cronograma donat.
e) Raoneu quina funció fa el circuit i les seves possibles aplicacions.
clk x1x0 11 10 00 01 state S0 z2z 1z0 DIN a b DOUT 011 101 111 010 Disseny Digital 2on control de teoria - 17 de maig de 2011 Cognoms i nom: clk x1x0 11 10 00 01 state S0 z2z 1z0 DIN 011 101 111 010 a b DOUT Disseny Digital 2on control de teoria - 17 de maig de 2011 Cognoms i nom: clk x1x0 11 10 00 01 state S0 z2z 1z0 DIN a b DOUT 011 101 111 010 Solució a) És una màquina d’estats tipus Moore amb 3 estats , 2 entrades i 3 sortides. El seu diagrama d’estats es mostra a la figura de la dreta.
S0/001 x1 x0 b) Realització one-hot, z1 D 0 1 Q D x1 S1/010 x0 nrst x1 z2 1 0 Q D Q z2z1z0 1x z2 z1 z0 M clk z0 0x x 1x 0 S2/100 x0 0 1 clk nrst x1 x0 c) i d) El cronograma demanat és el següent, clk x1x0 11 state S0 10 00 S1 z2z1z0 001 010 DIN 011 a XXX b XXX DOUT S2 S0 100 001 101 000 001 010 01 111 011 100 101 110 010 111 000 001 010 011 X e) Estat S0 => màquina en repòs: a, b i DOUT constants i z0=1; estat S1 => càrrega de nous valors: a =”000”, b=DIN i z0=0; estat S2 => a i b constants, mentre que DOUT és un pols de durada (b+1) que es repeteix cada 8 períodes de rellotge, i z0=0.
El podem veure com un circuit monostable programable, on x1 és el senyal que el posa en funcionament, x0 el senyal que l’atura i z0 indica quan està aturat.
...