Diapositivas Tema 2 (2013)

Apunte Español
Universidad Universidad Politécnica de Cataluña (UPC)
Grado Ingeniería de Sistemas de Telecomunicación - 2º curso
Asignatura Diseño Digital
Año del apunte 2013
Páginas 25
Fecha de subida 12/11/2014
Descargas 1
Subido por

Vista previa del texto

Disseny Digital 2.1 Disseny combinacional amb portes T2 - 3 Disseny canònic en SdP i PdS Minterms i maxterms • Minterm = Producte lògic de totes les variables d’una funció, negades o no.
Notació: mi Valor binari de les variables que fa que el terme valgui ‘1’ • Maxterm = Suma lògica de totes les variables d’una funció, negades o no.
Notació: Mi Valor binari de les variables que fa que el terme valgui ‘0’ • Amb n variables es poden fer 2n minterms i 2n maxterms diferents.
Exemples Disseny Digital 2.1 Disseny combinacional amb portes Disseny canònic en SdP i PdS Forma canònica SdP.
• S’obté aplicant repetidament el Teorema de Shannon a una funció lògica, fins extreure-li totes les variables.
• Resultat: 2 n 1 f ( xn 1 ,..., x0 )   mi  f (i ) Producte d’un minterm de les variables d’entrada per un valor de la funció i 0 Només els ‘1’ de la TdV de la funció, f(i)=‘1’, generen productes no nuls • Conseqüències: qualsevol funció ...
• Té una forma canònica SdP, associada als ‘1’ de la TdV.
• Pot fer-se amb una xarxa AND - OR de 2 nivells.
• Pot fer-se amb una xarxa NAND de 2 nivells.
T2 - 4 Disseny Digital 2.1 Disseny combinacional amb portes T2 - 5 Disseny canònic en SdP i PdS Forma canònica SdP. Exemple Agafem la funció f(a,b,c) = ab + ac a b c f 0 0 0 0 1 1 1 1 1 0 1 0 0 0 1 1 f (a, b, c)   m(0,2,6,7)  m0  m2  m6  m7  3 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1  a b c  a bc  abc  abc m0 m2 f m6 Xarxa o logigrama AND - OR de 2 nivells m7 a Disseny Digital b c 2.1 Disseny combinacional amb portes T2 - 6 Disseny canònic en SdP i PdS Forma canònica SdP. Exemple f f a b c Xarxa o logigrama AND - OR de 2 nivells a Són equivalents!! b c Xarxa o logigrama NAND de 2 nivells Disseny Digital T2 - 7 2.1 Disseny combinacional amb portes Disseny canònic en SdP i PdS Forma canònica PdS • S’obté també aplicant repetidament el Teorema de Shannon a una funció lògica, fins extreure-li totes les variables.
• Resultat: Suma d’un maxterm de les variables d’entrada més un valor de la funció 2 n 1 f ( xn 1 ,..., x0 )   [ M i  f (i )] i 0 Només els ‘0’ de la TdV de la funció, f(i)=‘0’, generen termes ‘visibles’ • Conseqüències: qualsevol funció ...
• Té una forma canònica PdS, associada als ‘0’ de la TdV.
• Pot fer-se amb una xarxa OR - AND de 2 nivells.
• Pot fer-se amb una xarxa NOR de 2 nivells.
Disseny Digital T2 - 8 2.1 Disseny combinacional amb portes Disseny canònic en SdP i PdS Forma canònica PdS. Exemple Agafem la funció f(a,b,c) = ab + ac a b c f 0 0 0 0 1 1 1 1 1 0 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 f (a, b, c)   M (1,3,4,5)  M 1  M 3  M 4  M 5  3  [a  b  c ]  [a  b  c ]  [a  b  c]  [a  b  c ] M1 M3 f M4 Xarxa o logigrama OR - AND de 2 nivells M5 a b c Disseny Digital 2.1 Disseny combinacional amb portes T2 - 9 Disseny canònic en SdP i PdS Forma canònica PdS. Exemple f f a b a c Xarxa o logigrama OR - AND de 2 nivells Disseny Digital Són equivalents!! b c Xarxa o logigrama NOR de 2 nivells 2.1 Disseny combinacional amb portes Simplificació de funcions Mapa de Karnaugh • Un Mapa de Karnaugh (MdK) és una descripció d’una funció lògica en taula de doble eix, on els valors de cada eix segueixen un codi de Gray.
• Cada cel·la del MdK conté el valor de la funció per a una combinació determinada de valors d’entrada.
• Exemple: Extensió a 4 i 5 variables Funció de 3 variables f(a,b,c) bc a 0 1 00 01 11 10 f(0,0,1) f(0,1,1) f(0,1,0) f(1,1,1) Cada cel·la té 3 cel·les lògicament adjacents, corresponents a combinacions d’entrada on canvia només un bit T2 - 10 Disseny Digital T2 - 11 2.1 Disseny combinacional amb portes Simplificació de funcions Mapa de Karnaugh. Exemple (I)  Fer les descripcions canòniques, en TdV i en MdK de cadascun dels dos sistemes combinacionals següents: x3 x2 x1 x0 X = x 3x 2x 1x 0 (nº entre 0 i 15 en binari) x3 x2 x1 x0 X = x3x2x1x0 (dígit en BCD) Sistema Combinacional z= ‘1’ si X = múltiple de 3 ‘0’ altrament • Funció amb inespeSistema Combinacional z= ‘1’ si X = múltiple de 3 ‘0’ altrament cificacions: hi ha combinacions d’entrada que no es poden donar (codi no exhaustiu).
• El valor de la funció per les combinacions inespecificades és ‘x’ (indiferent).
• Les inespecificacions aporten llibertat al dissenyador.
Disseny Digital 2.1 Disseny combinacional amb portes Simplificació de funcions Mètode de Karnaugh • Idea: La reunió (suma lògica) de ‘1’ en 2p cel·les adjacents d’un MdK té com a resultat un producte lògic on es simplifiquen p variables.
• Mètode: Per obtenir una expressió SdP mínima, fer el menor nombre de reunions, el més grans possible, que incloguin tots els ‘1’ de la funció.
• Possible operativa: 1. Comptar els ‘1’ en caselles adjacents a cada ‘1’ del MdK.
2. Fer reunions de 2p ‘1’ en caselles adjacents ...
... 2.1 Començant pels ‘1’ més “sols”.
... 2.2 Fent les reunions els més grans possible.
3. Final quan s’han reunit tots els ‘1’ del MdK. El resultat és una expressió en forma de SdP mínima.
• Versió dual: intercanviant ‘1’ i ‘0’ i sumes i productes, s’obté la versió del mètode de Karnaugh pels ‘0’, amb resultat en PdS mínim.
T2 - 12 Disseny Digital T2 - 13 2.1 Disseny combinacional amb portes Simplificació de funcions Mètode de Karnaugh. Exemple 1 f ( a, b, c, d )   m(3,4,6,9,12,13,14,15)   M (0,1,2,5,7,8,10,11) 4 a 4 c d 00 b 00 0 01 11 0 a 10 10 abcd 0 bd 01 12 0 0 12 11 13 13 12 13 10 0 1 0 0 f  ab  bd  ac d  a b cd min SdP 1 ab acd f min PdS c d 00 b 00 0 3 01 11 10 02 1 02 01 1 02 01 1 11 1 1 1 1 10 0 1 0 2 0 1 b+d a+b+d a+b+c 3  (a  b  c)   (b  d )(a  b  d )(a  b  c )  (a  c  d ) Solució no única Disseny Digital T2 - 14 2.1 Disseny combinacional amb portes Simplificació de funcions Mètode de Karnaugh. Exemple 2 f (a, b, c, d )   m(0,2,4,5,7,8,10)   m(13,15)   M (1,3,6,9,11,12,14)   M (13,15) 4 a x c d 4 a x c b 00 00 01 11 10 1 0 0 1 d 00 b 00 1 01 1 1 1 0 01 11 0 x x 0 10 1 0 0 1 fA  f min SdP  a bc   bd  b d    a c d  01 11 10 0 0 1 1 1 1 0 11 0 x x 0 10 1 0 0 1 fB  f min PdS Tria diferent pels termes ‘x’  (a  b )(b  d )(b  c  d ) Disseny Digital T2 - 15 2.1 Disseny combinacional amb portes Simplificació de funcions Simplificació de multifuncions. Exemple 1 f1   m(0,1,2,4,6) a b c Trobeu la realització mínima en xarxa AND - OR de 2 nivells del sistema combinacional següent: 3 f 2   m(1,2,6) 3 f1 min  a b  c f1  a b c  c SdP f 2 min  a b c  bc f 2  a b c  bc SdP a Disseny Digital b c f1 f1 f2 f2 Minimització individual a b c Minimització global 2.1 Disseny combinacional amb portes Simplificació de funcions Simplificació de multifuncions. Exemple 2 (I) Feu una implementació del sistema combinacional donat, tenint present que disposem només d’un circuit integrat amb 3 portes OR de 3 entrades, dos circuits integrats amb 3 portes AND de 3 entrades, i tants inversors com calguin.
x Sistema a dissenyar 4 3 z f 1   m(0,4,9,11,15)   m(1,5) 4 x f 2   m(0,4,6,7,13)   m(5) 4 x f 3   M (1,3,4,6,7,8,9,10,12,14) M (11) 4 x T2 - 16 Disseny Digital 2.1 Disseny combinacional amb portes T2 - 17 Simplificació de funcions Simplificació de multifuncions. Exemple 2 (II) 00 00 c d a b 1 01 x 01 1 x 11 0 0 10 0 1 11 10 c d a b 01 11 10 00 01 11 10 0 00 1 0 0 1 0 0 0 01 1 x 1 1 01 0 1 0 0 1 0 11 0 1 0 0 11 0 1 1 0 1 0 10 0 0 0 0 10 0 0 x 0 0 f1  a c  ab d  acd 00 00 00 1 0 0 f 2  a c d  bc d  a b 00 01 11 10 1 x 0 0 00 1 x f 3  a b d  bc d  abd 00 01 11 10 00 01 11 10 1 0 0 0 00 1 0 0 1 1 1 01 0 1 0 0 01 1 x 0 0 01 11 0 0 1 0 11 0 1 0 0 11 0 1 1 0 10 0 1 1 0 10 0 0 0 0 10 0 0 x 0 f1  a c d  ab d  acd f 2  a c d  bc d  a b Disseny Digital f 3  a b d  bc d  acd Simplificació individual 8 portes AND 3 portes OR 4 portes NOT Simplificació global 6 portes AND 3 portes OR 4 portes NOT 2.1 Disseny combinacional amb portes Més enllà de l’àlgebra de Boole Consideracions elèctriques  Una funció o un grup de funcions lògiques s’implementa amb un circuit electrònic, que treballa amb tensions i corrents, no simplement amb ‘0’ i ‘1’.
VDD Vx1 ...
Vxn Vz1 Vz2  Característiques elèctriques rellevants: família tecnològica, tensió d’alimentació, nivells lògics, retards i consums, etc.
 Amb aquesta visió, introduïm alguns elements d’utilitat en disseny combinacional.
T2 - 18 Disseny Digital 2.1 Disseny combinacional amb portes T2 - 19 Més enllà de l’àlgebra de Boole Valors 'no lògics': alta impedància  Algunes realitzacions de portes lògiques permeten ‘desconnectar’ elèctricament la sortida, deixant-la en un valor anomenat d’alta impedància (‘Z’).
 Exemple: buffer tri-estat e e y x y x Equivalent funcional  x si e  1 y ' Z ' si e  0 Exemples Disseny Digital 2.1 Disseny combinacional amb portes T2 - 20 Més enllà de l’àlgebra de Boole Valors 'no lògics': contenció  En general, no es poden interconnectar les sortides de dos o més circuits lògics per que el valor resultant és desconegut (s’anomena contenció, ‘X’) quan els circuits intenten posar valors lògics diferents.
• A més d’implicar una tensió desconeguda, la contenció pot danyar el circuit.
‘0’ ‘X’ ‘1’ • No confondre la contenció ‘X’ amb el valor indiferent ´x´ de les funcions amb inespecificacions.
• Alguns circuits lògics tenen configuracions de sortida que permeten evitar el problema anterior: • sortides tri-estat.
• sortides on domina un valor lògic -> funcions lògiques cablejades Disseny Digital T2 - 21 2.1 Disseny combinacional amb portes Més enllà de l’àlgebra de Boole Valors 'no lògics': funcions cablejades  Funció AND cablejada: en cas de contenció, domina el ‘0’.
Pull-up: component que condueix sempre f1 f2 f1 Circuit 1 Circuit 1 Connexió equivalent a una funció AND: la sortida és ‘1’ només quan f1=f2=‘1’, si no és ‘0’.
f2 Circuit 2 Circuit 2 Funcionament en connexió Funcionament per separat  Cas de les portes MOS amb sortida en drenador obert o de les bipolars amb sortida en col·lector obert.
 Altres casos permeten fer funcions OR cablejades.
Disseny Digital 2.1 Disseny combinacional amb portes Més enllà de l’àlgebra de Boole Temporització: retards  Els circuits lògics responen sempre amb retard als canvis de valor en les seves entrades. Exemple: Vx VDD Vx t • tPLH: retard de propagació de pujada.
t • tPHL: retard de propagació de baixada 50% Vz Vz 50% tPHL tPLH  Un circuit lògic pot tenir tants retards de pujada com ‘1’ i tants retards de baixada com ‘0’ hi ha en la TdV de la funció que realitza.
 S’anomena crític al camí entre una entrada i una sortida que té el retard més gran. Limita la velocitat del circuit.
T2 - 22 Disseny Digital T2 - 23 2.1 Disseny combinacional amb portes Més enllà de l’àlgebra de Boole Temporització: espuris  Un espuri és un valor inesperat i breu que, degut a diferències de retards, apareix a la sortida d’un circuit lògic. Exemple: s a x0 z t s b x1 s z  a  b  x0 s  x1s b  Suposem que totes les portes tenen un mateix retard, tD, i que tota l’estona x1=x0=‘1’.
z t tD a t t t espuri estàtic Disseny Digital T2 - 24 2.1 Disseny combinacional amb portes Més enllà de l’àlgebra de Boole Temporització: espuris  Exemple 2: g3 g2 g1 g0 b3 b2 b1 b0 g0 t g2=g1 t G g3=b3 0001 t t b2 b1 tD t 0110 3tD B 0001 0100 t t 0110 b0 t 0101 espuris dinàmics Disseny Digital T2 - 25 Índex • 2.1 Disseny combinacional amb portes • Disseny canònic en SdP i PdS • Simplificació de funcions • Més enllà de l’Àlgebra de Boole • 2.2 Disseny combinacional amb mòduls • Disseny modular • Multiplexors • Descodificadors • Mòduls aritmètics • Mòduls lògics programables Disseny Digital T2 - 26 2.2 Disseny Combinacional amb mòduls Disseny modular Introducció  Problema de disseny complex xi n F m zi Problemes menys complexos xi n Relacions f1 f3 f2 • La complexitat aparent del disseny disminueix • El resultat té forma de xarxa de mòduls • Podem iterar l’estratègia  disseny jeràrquic • Sovint porta a situacions estàndard  components estàndard • Útil tant per dissenyar com per analitzar • Altres avantatges: treball en paral·lel, llegibilitat, ...
m zi Disseny Digital 2.2 Disseny Combinacional amb mòduls T2 - 27 Multiplexors Introducció Quan el MUX esta habilitat, la sortida z està connectada al canal xs seleccionat per les entrades de control s, Entrada d’habilitació (opcional) e x0 x1 2n canals o entrades de dades z= .
.
.
MUX 2n:1 off si e=0 xs si e=1 z Sortida n-1 s =  si 2i (valor binari de sn-1...s0) x2n-1 i=0 … sn-1 s0 El mateix, en baix nivell i per e=1, és 2n-1 n entrades de selecció o control Disseny Digital z =  mi(s) xi i=0 2.2 Disseny Combinacional amb mòduls T2 - 28 Multiplexors Exemple: MUX de 4 canals x0 x1 x2 x3 0 1 2 MUX 4:1 3 1 z 0 s1 s0 z 0 0 1 1 x0 x1 x2 x3 0 1 0 1 3 z   mi ( s )  xi  i 0  s1s0 x0  s1s0 x1  s1s0 x2  s1s0 x3 s1 s0 x0 x1 z x2 x3 s1 s0 Disseny Digital 2.2 Disseny Combinacional amb mòduls T2 - 29 Multiplexors Exemples d'encadenament x0 0 x1 1 MUX 2:1 s 0 x2 0 x3 1 x4 x5 0 1 MUX 2:1 1 x7 0 1 x0 x1 x2 x3 MUX 2:1 s s 0 1 MUX 2:1 0 MUX 2:1 s 1 MUX 2 4:1 3 1 0 x4 x5 x6 x7 s2 s MUX 2:1 0 0 z s MUX 2:1 1 x6 MUX de 8 canals fet amb l’encadenament … MUX de 4 canals 1 MUX 2 4:1 s2 3 1 0 s1 s0 … de MUXs de 2 i 4 canals … de MUXs de 2 canals s0 Disseny Digital z 1 s 0 s1 s MUX 2:1 2.2 Disseny Combinacional amb mòduls T2 - 30 Multiplexors Exemple d'aplicació: selecció de vectors x0 0 y0 x1 1 0 y1 x2 1 0 y2 x3 1 0 y3 1 MUX 2:1 s MUX 2:1 z0 s z1 X 4 Y 4 s MUX 2:1 s s z3 1 MUX 4 2:1 Z s s z2 MUX 2:1 0 Z= X si s=0 Y si s=1 MUX de 2 vectors de 4 bits Generalització del concepte de multiplexor Disseny Digital 2.2 Disseny Combinacional amb mòduls T2 - 31 Multiplexors Aplicació a la síntesi de funcions 2 n 1 z   mi ( s )  xi MUX de 2n canals Expressions formalment idèntiques (suma de 2n productes) i 0 2 n 1 f   mi  f (i ) Funció lògica de n variables (FC SdP) i 0 f(0) f(1) Valors de la TdV de f Conclusió: és trivial fer una funció de n variables amb un MUX 2n:1 .
.
.
MUX 2n:1 f (xn-1, … ,x1,x0) f(2n-1) … xn-1 x0 n variables de f Disseny Digital 2.2 Disseny Combinacional amb mòduls Multiplexors Aplicació a la síntesi de funcions. Exemple (I) f (a, b, c)  ab  a c   m(0,2,6,7) 3 Realitzar la funció lògica f amb, a) un MUX de 8 canals, b) un MUX de 4 canals i portes, c) un MUX de 2 canals i portes a) MUX 8:1 a b c f 0 0 0 0 1 1 1 1 1 0 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 2 3 MUX 4 8:1 5 6 1 0 7 2 a b c f (a,b,c) T2 - 32 Disseny Digital 2.2 Disseny Combinacional amb mòduls T2 - 33 Multiplexors Aplicació a la síntesi de funcions. Exemple (II) b) MUX 4:1 + portes: interessa una expressió de f en suma de 4 productes => Apliquem Shannon i fem l’extracció de dues variables, per exemple a i b, f (a, b, c)  a b  f (0,0, c)  a b  f (0,1, c)  ab  f (1,0, c)  ab  f (1,1, c) Cada terme és un minterm d’a i b per una funció de la variable residual c.
a b c f 0 0 0 0 1 1 1 1 1 0 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Disseny Digital f (0,0, c)  c c 0 f (0,1, c)  c 1 2 f (1,0, c)  0 MUX 4:1 0 3 1 f (1,1, c)  1 a f (a,b,c) b 2.2 Disseny Combinacional amb mòduls T2 - 34 Multiplexors Aplicació a la síntesi de funcions de funcions. Exemple (III) c) MUX 2:1 + portes: interessa una expressió de f en suma de 2 productes => Apliquem Shannon i fem l’extracció d’una sola variable. Cada producte serà un minterm de la variable extreta per una funció residual de les dues restants.
c.1) extracció d’a: c.3) extracció de c: c.2) extracció de b: f  a  f (0, b, c)  a  f (1, b, c)  f  b  f (a,0, c)  b  f (a,1, c)   a  (c )  a  (b)  b  (a c )  b  (a  c ) c 0 b 1 a MUX 2:1 s f c a 0 1 f  c  f (a, b,0)  c  f (a, b,1)   c  (b  a )  c  (ab) a MUX 2:1 s 0 f b b 1 MUX 2:1 s c f Disseny Digital 2.2 Disseny Combinacional amb mòduls T2 - 35 Multiplexors Aplicació a la síntesi de funcions. Generalització.
Realització d’una funció de n variables amb un MUX de 2p canals (pn): 2p funcions residuals de n-p variables f0(xn-1, …, xp) f1(xn-1, …, xp) .
.
.
… MUX 2n:1 f (xn-1, … ,x1,x0) funció de n variables f2p-1(xn-1, …, xp) … xp-1 x0 p variables extretes Quines p variables hem d’extreure per obtenir una realització mínima? Utilitzar com a variables de control del MUX les p que siguin ‘més importants’ (p.e. les que apareixen més cops en una expressió mínima de la funció).
Criteri no infalible, pero raonable Disseny Digital 2.2 Disseny Combinacional amb mòduls Descodificadors Introducció n entrades (binari) x0 x1 xn-1 .
.
.
DEC n:2n .
.
.
z0 z1 2n sortides excloents z2n-1 e Entrada d’habilitació Quan el DEC esta habilitat, posa a ‘1’ la sortida que té el sub-índex igual al valor binari de les entrades, mentre que les altres les posa a ‘0’.
zk = n-1 1 si k =  xi 2i i=0 0 altrament 0  k  2n-1 zk = e mk(x) T2 - 36 Disseny Digital 2.2 Disseny Combinacional amb mòduls T2 - 37 Descodificadors Exemple: DEC 2:4 e x1x0 z0 z1 z2 z3 0 x1 x0 1 0 DEC 2:4 1 2 3 z0 z1 z2 z3 0 1 1 1 1 e -00 01 10 11 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 z0 x1 0 0 0 0 1 z1 x0 z0  e  x1  x0 z1  e  x1  x0 z2 z3 e z2  e  x1  x0 z3  e  x1  x0 Exercici: Feu la TdV i la realització amb portes del DEC 2:4 amb habilitació i sortides actives baixes següent: 0 x1 x0 1 0 DEC 2:4 1 2 3 z0 z1 z2 z3 e Disseny Digital 2.2 Disseny Combinacional amb mòduls T2 - 38 Descodificadors Exemples d'encadenament 0 DEC 4:16 fet amb l’encadenament de DECs 2:4 DEC 3:8 fet amb l’encadenament de DECs 2:4 1 0 DEC 2:4 e 1 2 3 0 1 x2 x1 x0 0 e 0 DEC 2:4 1 2 3 z0 z1 z2 z3 1 0 x3 x2 1 0 DEC 2:4 0 1 2 e 3 e 1 0 0 DEC 2:4 1 2 3 z4 z5 z6 z7 e x1 x0 1 2 3 0 1 0 e DEC 2:4 DEC 2:4 e 1 0 DEC 2:4 e 1 2 3 0 1 2 3 z0 z1 z2 z3 z4 z5 z6 z7 z8 z9 z10 z11 z12 z13 z14 z15 Disseny Digital 2.2 Disseny Combinacional amb mòduls T2 - 39 Mòduls aritmètics Sumadors: descripció Carry de sortida Cout A Sumands B n  n Cin n S Suma Proporciona la suma aritmètica (S) dels dos vectors (A, B) més el carry d’entrada (Cin).
El carry de sortida (Cout) és el bit n+1 de la suma.
S = [A + B + Cin]mod2n Cout = [A + B + Cin] / 2n Carry (ròssec) d’entrada Component utilitzat en tot tipus d’aplicacions aritmètiques.
Disseny Digital 2.2 Disseny Combinacional amb mòduls T2 - 40 Mòduls aritmètics Sumadors: sumador total Descripció i realització d’un sumador de quantitats d’un bit (sumador total).
a b Cin  a b Cout s Cout Cin a b Cin Cout s 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1 s s = abCin + abCin + abCin+ abCin Cout = ab + aCin + bCin Disseny Digital 2.2 Disseny Combinacional amb mòduls T2 - 41 Mòduls aritmètics Sumadors: sumador amb carry en sèrie C3 C2 C1 Cout=C4 a3 + b3 a2 b2 a1 b1 a0 b0 s3 s2 s1 s0 Reproduïm el mecanisme ‘manual’ de sumar.
C0=Cin Podem fer un sumador de n bits encadenant n sumadors totals en sèrie pel carry.
• Exemple: sumador de 4 bits amb carry en sèrie.
C4 a3 b3 a2 b2 a1 b1 a0 b0 a b a b a b a b Cout C in C3 Cout s3 Disseny Digital C in Cout C2 C in s2 C1 Cout s1 C in C0 s0 2.2 Disseny Combinacional amb mòduls T2 - 42 Mòduls aritmètics Sumadors: sumador amb carry avançat si  ai  bi  Ci  Pi  Ci Ci 1  ai bi  Ci (ai  bi )  Gi  Ci Pi Principi de funcionament d’un sumador de carry avançat C1  G0  C 0 P0  G0  P0 Cin C 2  G1  C1 P1  G1  P1G0  P1 P0 Cin C3  G2  C 2 P2  G2  P2 G1  P2 P1G0  P2 P1 P0 Cin C 4  G3  C3 P3  G3  P3 G2  P3 P2 G1  P3 P2 P1G0  P3 P2 P1 P0 Cin S3 Sumador de carry avançat de 4 bits C4 C3 Cout A3 B3 P3 G3 S2 C2 A2 B2 P2 G2 S1 C1 A1 B1 P1 G1 Carry Lookahead Generator G P S0 A0 B0 C0 P0 G0 Cin C0 Disseny Digital 2.2 Disseny Combinacional amb mòduls T2 - 43 Mòduls aritmètics Comparadors: descripció i encadenament (I) Comparador de n bits An-1..0 Bn-1..0 n n a A>B A=B A<B Go Eo Lo b Gi Ei Li > < Comparador de 16 bits fet amb l’encadenament sèrie de comparadors de 4 bits a b Go Eo Lo a>b 1 0 0 a<b 0 0 1 a=b Gi Ei Li A15..0 B15..0 16 16 A15..12 B15..12 A>B A=B A<B Disseny Digital a Go Eo Lo A11..8 4 4 b > < B11..8 a Go Eo Lo Gi Ei Li A7..4 4 4 B7..4 b a Go Eo Lo Gi Ei Li > < A3..0 4 4 b 4 a Gi Ei Li > < B3..0 4 Go Eo Lo b Gi Ei Li > < 0 1 0 2.2 Disseny Combinacional amb mòduls T2 - 44 Mòduls aritmètics Comparadors: descripció i encadenament (II) A15..0 B15..0 16 16 A15..12 B15..12 4 4 Comparador de 16 bits fet amb l’encadenament en paral·lel de comparadors de 4 bits a A11..8 b a > < G B11..8 4 4 b a > < L G Go Eo Lo B7..4 4 4 A3..0 L G b a b > < L G b3 b2 b1 b0 > < B3..0 4 4 > < a3 a2 a1 a0 A>B A=B A<B A7..4 Gi Ei Li L 0 1 0 Disseny Digital 2.2 Disseny Combinacional amb mòduls T2 - 45 Mòduls aritmètics Exemples d'aplicació (I) Sumador BCD d’una xifra fet amb sumadors i un comparador A B 4 Sumador – restador Ca2 de 4 bits fet amb un sumador i portes 4 a Cout  A b 4 Cin Cin ...
4 ...
“1001” 4 4 4 a 0 1 0 Gi Ei Li 4 a b > < s_nr B a Go Eo Lo Cout b C Cout in  b Cin 4 4 Cout Disseny Digital Cout Z Z 2.2 Disseny Combinacional amb mòduls T2 - 46 Mòduls aritmètics Exemples d'aplicació (II) a3 a2 a1 a0 b1 b0 Multiplicador binari de 4x2 bits fet amb un sumador i portes AND 3 2 1 0  Cout 3 p5 3 2 1 0 p4 2 p3 Cin 1 p2 0 p1 p0 Disseny Digital 2.2 Disseny Combinacional amb mòduls T2 - 47 Mòduls lògics programables Introducció  L’objectiu és realitzar m funcions de n variables.
xi 2n n p etapa AND etapa OR m zj  Normalment formen part de xips programables molt grans (CPLDs, FPGAs, ...) Etapa AND Programable Etapa OR programable Volum Mètode de síntesi LUT No Si Molt gran (p=2n) Canònic (TdV) PLA Si Si Molt petit (p = mínim) Simplificació en SdP global PAL Si No Petit Simplificació en SdP individual Disseny Digital 2.2 Disseny Combinacional amb mòduls T2 - 48 Mòduls lògics programables Estructures PLA i PAL PAL (n+m)xm PLA nxpxm m sortides n entrades … p productes … m sortides n entrades … … … … … Realitza qualsevol grup de m funcions de n variables, sempre que utilitzin fins p productes diferents Realitza qualsevol grup de m funcions de n variables, sempre que cada funció sigui reduïble a 4 productes o menys Disseny Digital 2.2 Disseny Combinacional amb mòduls T2 - 49 Mòduls lògics programables Exemple: convertidor de BCD a 7S (I) 1. Descripció del problema Teclat decimal 1 2 3 4 5 6 7 8 9 a 4 x3..0 Sistema combinacional 7 a..g e 0 b g c d Display de set segments x3 x2 x1 x0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 1 1 - - Hi han 10 possibles sortides Disseny Digital f abcdefg 1111110 0110000 1101101 1111001 0110011 1011011 0011111 1110000 1111111 1110011 ------------- 2.2 Disseny Combinacional amb mòduls T2 - 50 Mòduls lògics programables Exemple: convertidor de BCD a 7S (II) 2. Realització amb PAL 16H7 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 10111-- 1111110 0110000 1101101 1111001 0110011 1011011 0011111 1110000 1111111 1110011 ------------- Contingut: TdV de 7 funcions de 4 variables: x3 x2 x1 x0  a b c d e f g Software de síntesi -011---1-1 -0-0 --11 --00 -0---0-1----1 -101 --10 -1-0 -10- a 1..1..1 1....11 1......
1..11..
.1.....
.1...1.
.1.....
..1....
..1....
..1....
...1...
...11..
.....11 .....11 Contingut: Minimització individual en SdP: - 14 files = 14 portes AND de  3 entrades - 7 columnes = 7 portes OR de  4 entrades x3 b x2 c x1 d x0 e f g Disseny Digital 2.2 Disseny Combinacional amb mòduls T2 - 51 Mòduls lògics programables Exemple: convertidor de BCD a 7S (III) 3. Realització amb PLA mínima 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 10111-- 1111110 0110000 1101101 1111001 0110011 1011011 0011111 1110000 1111111 1110011 ------------- Contingut: TdV de 7 funcions de 4 variables: x3 x2 x1 x0  a b c d e f g Software de síntesi -000 -01-00--11 -0-0 -100 -110 -101 1--- ...1.1.
...1..1 .11....
111....
11..1..
.11..11 ..11111 1.11.11 1....11 Contingut: Minimització global en SdP: - 9 files = 9 portes AND de  3 entrades - 7 columnes = 7 portes OR de  5 entrades x3 x2 x1 x0 a b c d e f g ...