Examen Final Tardor 2011 (2014)

Apunte Catalán
Universidad Universidad Politécnica de Cataluña (UPC)
Grado Ingeniería de Sistemas de Telecomunicación - 2º curso
Asignatura Disseny Digital
Año del apunte 2014
Páginas 6
Fecha de subida 08/04/2015
Descargas 0
Subido por

Vista previa del texto

ETSETB Disseny Digital Examen Final Teoria    Curs: Tardor 2011 Publicació notes provisionals: 26-01-2012 Data límit per presentar al·legacions: 27-01-2012 Revisió examen i publicació notes definitives: 30-01-2012 Qüestions (50 %) Q1. Quin és el mínim nombre de bits amb que codificarem en Ca2 els nombres A=9 i B=7 per sumar-los sense tenir sobreeiximent? Realitzeu l’operació.
Q2. Raoneu si l’expressió donada de la funció f(A,B,C,D) és la mínima en forma de suma de productes (SdP).
f  AD  AC D  ABD  ABC Q3. Els dos inversors de la figura són CMOS i idèntics (dimensions iguals per a cada tipus de transistor). Sabent que WP=WN=1µm, LP=0.5µm, COX=10-14 F/µm2 i 2·R□N=R□P=40 KΩ, calculeu el valor de LN que fa que tinguem a la sortida d’I1 el mateix temps de pujada que de baixada.
Q4. La figura mostra el diagrama d’estats d’una FSM. El senyal A_RESET és asíncron i actiu alt. Quan A_RESET és actiu, el sistema va a l’estat S0. Completa el cronograma, on Z és la sortida de la FSM i S el seu estat.
Q5. Obteniu una expressió lògica, o la taula de veritat, de la funció F(A,B,C) que realitza el circuit mostrat a la dreta.
B n1 A G B F C E p1 B Problema 1 (20%) Els senyals EA i EB del circuit de la figura s’utilitzen per habilitar uns mòduls de memòria, anomenats respectivament A i B, per a determinats rangs de valors de l’entrada de 16 bits X=x15x14...x0.
x15 x14 16 x15…0 x13 x12 x8 x15 x14 x13 x12 x11 x8 ...
EA EB ...
Es demana: a) Trobeu una expressió en PdS d‘EA i una expressió en SdP d‘EB, ambdues en funció de les entrades xi. No cal que aquestes expressions siguin mínimes.
b) Raoneu quin(s) rang(s) de valors de X activen la memòria A (EA=1) i quin(s) rang(s) activen la memòria B (EB=1). Especifiqueu aquests valors en notació hexadecimal; per exemple, escriviu X=A0F1 enlloc de X=1010 0000 1111 0001.
Problema 2 (30%) 0 P DA QA 0 P DB 1 R DC 1 1 R 0 P 0 QB DD 1 1 R 0 P 0 QC QD 1 R nrst clk QB x1 QD x1 x0 run QA z1 QC QD z2 x1 QC z3 Considerant la màquina d’estats tipus one-hot de la figura, es demana, a) Utilitzant els noms A, B, C i D pels estats, dibuixeu el seu diagrama d’estats. Raoneu si es tracta d’una màquina del tipus Mealy o Moore.
b) Suposeu ara que l’entrada run és sempre 1. Per aquest cas particular, sintetitzeu la màquina d’estats utilitzant dos biestables tipus D i portes lògiques. Utilitzeu el següent codi pels estats: A=00, B=01, C=11, D=10.
c) Com modificaríeu el disseny de l’apartat anterior per tal d’afegir l’entrada run? Solucions Pr. 1 a) Analitzant el circuit tenim, EA = x15 x14 (x15 + x14 + x13 + ... + x8) = (x15 + x14) (x15 + x14 + x13 + ... + x8) EB = x15 x14 (x13 x12) + x15 + x14 + ... + x8 = x15 x14 x13 + x15 x14 x12 + x15 x14 x13 ... x8 Podem veure que els 8 bits més baixos de l’entrada X no s’utilitzen.
b) La primera expressió indica que EA=0 quan és zero el terme de l’esquerra (cas x15=x14=1) i també quan és zero el terme de la dreta (cas x15=x14=x13=...=x8=0). És a dir, totes les combinacions d’entrada que comencen per 11 (que són les que van de C000 a FFFF) i per 0000 0000 (que són les que van de 0000 a 00FF) fan EA=0.
Aleshores EA=1 quan 0100  X  BFFF.
La segona expressió indica que EB=1 quan és qualsevol dels tres termes que conté és 1, - el 1er terme és 1 per les combinacions d’entrada que comencen per 110, que són les que van de C000 a DFFF.
- el 2on terme és 1 per les combinacions d’entrada que comencen per 11-0, que són les que van de C000 a EFFF.
- el 3er terme és 1 per les combinacions d’entrada que comencen per 0000 0000, que són les que van de 0000 a 00FF.
Aleshores EB=1 quan 0000  X  00FF i quan C000  X  EFFF.
Pr. 2 a) En tractar-se d’una realització one-hot, podem obtenir el diagrama d’estats directament a partir del circuit. El resultat es mostra a continuació. Nota: Per simplificar, s’han posat les funcions de sortida en una taula de veritat apart.
run A run run x1 run x0 B run run x0 C run run x1 run D run state A B C D outputs z3 z2 z1 1 0 x1 0 0 0 1 1 Màquina de Mealy: les sortides z1 i z3, a més de l’estat, depenen de l’entrada x1.
0 1 0 x1 b) Fixar run=1 equival a eliminar aquesta entrada i amb ella les transicions del diagrama d’estats que estan en vermell (totes les que condueixen a l’estat A). Si a més fem servir pels estats el codi donat a l’enunciat, obtenim la següent taula de veritat de la màquina i, simplificant via Karnaugh, les expressions de la dreta, Q1Q0 A B C D 00 01 11 10 x1 x0 00 01 11 10 01 01 11 10 01 11 11 10 01 11 10 10 + Q1 Q0 01 01 10 10 Q1+ = D1 = Q1 + Q0x0 z1 z2 z3 0 1 0 x1 0 0 1 1 Q0+ = D0 = Q1 + Q0x1 1 0 x1 0 z1 = Q1Q0 + Q1Q0x1 z2 = Q1 z3 = Q1Q0 + Q1Q0x1 + Ara només queda dibuixar el logigrama, Q1 Q0 x0 Q1 Q0 x1 D1 Q1 D0 Q0 z2 nrst clk Q1 Q0 Q1 Q0 x1 z1 Q1 Q0 Q1 Q0 x1 z3 c) És força clar que per run=1 ha d’actuar el circuit de l’apartat anterior, mentre que run=0 fa un reset síncron de la màquina: es va a l’estat A, que té el codi 00. Aleshores només caldria afegir una porta AND a l’entrada de cada biestable, circuit apartat anterior Di Qi run nova porta Qüestions Q1) Com tenim 9+7=16, llavors caldran com a mínim 6 bits per codificar +16 o -16 en Ca2: (+16)10=(010000)Ca2 i (-16)10=(110000)Ca2 001001 + 000111 010000 110111 + 111001 110000 CD Q2) La expressió SdP donada no és la mínima. Si fem el MdK de la funció i identifiquem a quin grup d’uns correspon cada terme, podem veure que ni de bon tros s’havia minimitzat la funció. .
AB f  A D  AC D  ABD  A BC L’expressió mínima en SdP és f  A D  AC  AB 00 01 11 10 00 01 11 10 Q3) A la sortida del circuit I1 hem de tenir tPLH=tPHL, que correspon a l’equació: Rp L LP COX WN LN  WP LP   RN N COX WN LN  WP LP  WP WN L’única incògnita és LN i hi ha dos possibles solucions:   WN LN  WP LP  0 , que porta a un valor impossible LN = - 5µm LN  2 LP , que porta a la solució correcta LN = 1µm.
Q4) Q5) Per identificar funcions lògiques només cal aproximar els transistors NMOS com interruptors que condueixen quan tenen un 1 lògic a la porta i que estan tallats quan tenen un 0 lògic a la porta, mentre que els PMOS tenen el comportament contrari.
Aplicant aquesta anàlisi al circuit s’obté:   Quan B=1, aleshores G=A i E=0.
Quan B=0, aleshores G=1 i E=C.
Aleshores: G  BA  B E  CB  F  G  E  BA  B  C B ...